

Taller 1: Fundamentos

Conceptos básicos de diseño de circuitos integrados

15/04/2025

En este taller:

Introducción:

- Teoría básica de semiconductores
- Procesos de fabricación

Consultas técnicas:

- Instalación de herramientas(breve)

Esquemático y simulación

- Herramientas: XScem y Ngspice
- Análisis temporal

Extra:

- Puertas Lógicas


Necesitarás:

- Docker
- Herramientas
“usm-vlsi-tools” instaladas

The background of the slide is a close-up, high-resolution photograph of a printed circuit board (PCB). The board is populated with numerous surface-mount components, including integrated circuits, resistors, and capacitors. The layout of the components is dense and organized. The entire image is overlaid with a semi-transparent red filter, which serves as a background for the white text.

Introducción


Teoría de Semiconductores




Los materiales semiconductores pueden 'doparse' para generar exceso o falta de electrones libres.

En la unión de dopajes distintos ocurren fenómenos electromagnéticos que pueden usarse para condicionar la conducción del material.


N-P junction:
Diode



N-P-N: bipolar transistor




Field Effect
Transistor






Metal-Oxide-Semiconductor Field Effect Transistor

Formado al posicionar un terminal conductor (Puerta) separado del sustrato por una capa de aislante (óxido).




Al aplicar una tensión en la Puerta, se consigue alterar la densidad de portadores de carga en la superficie del sustrato, generando un canal conductor.






El sustrato del MOSFET es también un terminal, conocido como Cuerpo (Bulk o Body). El voltaje V_{BS} tiene efecto en el voltaje de threshold del transistor.



Modelamiento


En un CI se puede diseñar tanto la geometría de los dispositivos, como la forma de conectarlos. La abstracción es fundamental para modelar los elementos relevantes a nivel de dispositivo o sistema.

- El MOSFET se puede interpretar simplemente como un interruptor accionado por voltaje.
- Agregar una resistencia de conducción R_{ON} es útil para caracterizarlo en estado estacionario.
- Las distintas capacitancias parásitas son relevantes para analizar el comportamiento dinámico (transiente).




Dimensionamiento

Uno de los desafíos principales de los diseñadores es el correcto dimensionamiento de los dispositivos utilizados. Esto impacta principalmente en la resistencia de encendido y las capacitancias parásitas.




Si bien estos son los efectos más directos, la ramificación de estos efectos pueden alterar por completo el funcionamiento de un sistema.



Proceso de fabricación y PDK

Principalmente: fotolitografía




Process Design Kit:

Conjunto de especificaciones de lo que es capaz de producir un fabricante:

- capas de materiales disponibles
- propiedades físicas y eléctricas
- + conjunto de reglas que garantizan fabricabilidad (Design Rule Check o DRC)

<https://youtu.be/bor0qLifjz4>

Sky130 Process stack





Entorno de Trabajo

Utilización

Requisitos:


1. Haber clonado el repositorio [usm-vlsi-tools](#).
2. Tener descargado y abierto [Docker Desktop](#).
3. Haber seguido los pasos del repositorio [usm-vlsi-tools](#).
4. Abrir terminal en directorio de las herramientas.

Comandos a usar(en orden):

```
make start
```

```
set_pdk ihp-sg13g2
```


```
xschem
```

A dark, high-contrast image of a microchip or circuit board, showing various colored components and patterns. The text is overlaid on this background.

Simulación y esquemático



Xschem: GUI

www.xschem.sourceforge.io



Generar netlist

Ejecutar
simulación



Conducción de un transistor MOS

Como se mencionó previamente, los transistores Nmos y Pmos tienen distintos voltajes de activación. Desde el archivo Taller1.sch podrán entrar a 2 simulaciones que ayudan a comprender el efecto de la polarización en el dispositivo.


¿Qué pasa para voltajes bajos?


¿Desde que voltaje se puede decir que el dispositivo está activo?

Simulación de compuerta NOT

La compuerta NOT es la más fundamental de todo los diseños digitales y para relojes internos de alta precisión.

¡Además de demostrar
parámetros de fabricación!





Simulación de compuerta NOT

Para poder simular la compuerta, abra el archivo Test_inv_hv, aprete Netlist y luego Simulate.

Anote los valores que la consola entrega

Modifique el parámetro Wp.

¿Qué ocurre con el tiempo de propagación?

¿Cómo se comparan estos valores con los de la simulación lv?

¿Cómo reducir el consumo de potencia?

Una de las consideraciones más claves a la hora de diseñar es el consumo de potencia, tome como ejemplo las últimas tarjetas gráficas de NVIDIA o los procesadores de 13ra y 14va generación de Intel.

Usando los conocimientos adquiridos en esta sesión, idee una manera de reducir el consumo de potencia deteniendo la operación de la compuerta NOT.


Extra: ¿Qué sigue?

¿Qué sigue?

- **Circuitos más complejos**
- **Otros procesos dentro del flujo de diseño**
- **Profundizar teoría, más consideraciones físicas**

Observar los layouts de inversores CMOS proporcionados.
Crear netlist para simular en Xschem.
Analizar el efecto transiente de usar PMOS más grandes.

A continuación se presenta un circuito para una compuerta NAND CMOS de 2 entradas. Simularla y dibujar un layout con transistores de ancho $W=5u$.



Modelar resistencias de conducción en función de R_{ONp} y R_{ONn}

¿Cuál sería el circuito para una compuerta NOR? AND?

En general (para mantener retardos rise y fall) se pretende que las resistencias de conducción equivalentes sean iguales. Esto implica ajustar los tamaños de los transistores.

Layout v/s Schematic (LVS)

Herramientas del flujo open-source: <https://github.com/The-OpenROAD-Project/OpenLane>

- Klayout: editor de layout
- Xschem + ngspice: editor de esquemáticos y simulador (equivale a LTspice)
- Netgen: verificador LVS
- muchas más...

En el set de herramientas open-source que utilizamos existen herramientas que cumplen las mismas funciones que hemos visto (layout y simulación). Pero también incluye otras herramientas, para realizar otros pasos del flujo de diseño, como es hacer LVS. Se trata de un proceso que permite verificar que el layout realizado corresponde efectivamente al circuito deseado. Es una verificación fundamental para el diseño de CI.



Taller 2



@chip_usm